CLP de alta performance com CPU de 32 entradas digitais e 32 saídas a transistor. Pode controlar até 384 E/S. Trabalha com as mesmas expansões da família FP0 no seu lado direito. No seu lado esquerdo pode agregar até 4 expansões digitais de 32E/32S digitais e/ou módulos de controle de posição de 1 ou 2 eixos. A CPU processa uma instrução básica em 0,4 µs, possui 1024 contadores ou temporizadores, 4 entradas de contagem rápida de até 50KHz e duas saídas pulsadas de até 100KHz para controle de movimento (servo motor ou motor de passo). Estas saídas podem controlar 2 eixos com interpolação linear ou circular. Além disto, tem também PID com auto tuning, funções matemáticas em ponto flutuante ou números inteiros, 14 indexadores para manipulação de registros de memória, 12KB de programação e 32KB de dados de usuário (que podem ser retentivos mediante a utilização de bateria de backup opcional), relógio e calendário incorporados na CPU. Dispõe expansões de comunicação Profibus-DP, CanOpen e Devicenet, tipo mestre e escravo.